Hardware-beschleunigte Join-Berechnung auf FPGAs

- Bachelorarbeit -


Beschreibung:
Die digitale Revolution der letzten Jahrzehnte führte zu einem stetigen Bedarf an Leistungssteigerung der involvierten Systeme. Neben der Steigerung der Integrationsdichte und Konstruktion von Multicore-Systemen hat sich spezialisierte Hardware (GPU, NIC) zur effizienten Aufgabenlösung etabliert.

FPGAs (Field Programmable Gate Array) verfolgen ebenfalls den Ansatz der problemorientierten Hardware, mit dem Vorteil, dass die Funktion je nach Anforderung ("in the field") angepasst werden kann. Zusätzlich bieten FPGAs die Möglichkeiten einer hochgradig parallelen Arbeitsweise. Speziell für Probleme, in denen gleichartige Aufgaben auf sehr großen Datenmengen ausgeführt werden, ist der FPGA prädestiniert.

In dieser Arbeit sollen verschiedene Join-Arten (Hash-, Merge-, Index-Join, ...) für einen FPGA implementiert und evaluiert werden. Dabei sind vorallem die Charakteristiken des FPGAs (u.a. Parallelität, Speicherhierarchie (schnell/klein vs. langsam/groß)) zu berücksichtigen.

Abschließend bietet sich ein Performance-Vergleich mit der bestehenden Software-Lösung LUPOSDATE an.

Anforderungen/Kenntnisse:
- Datenbanksysteme
- ggf. VHDL, andernfalls können sich Kenntnisse in der Einarbeitungszeit angeeignet werden

Bearbeitung:
Hendrik Kasperczyk

Ergebnis:
Die Ausarbeitung kann im Institut für Informationssysteme angefordert werden.

Betreuung:
Dipl. Inf. Stefan Werner
Institut für Informationssysteme
Ratzeburger Allee 160 (Gebäude 64 - 2. OG)
23562 Lübeck
Telefon: 0451 / 500 5704